Naast de EDA-, IP- en SoC-bedrijven onderscheidde de DAC zich dit jaar ook door het aantal brancheorganisaties die hun specifieke merk van technologie promoten en normen vaststellen die de industrie zou moeten volgen.

Accellera , het lichaam dat systeemontwerp, -modellering en -verificatienormen promoot, was verbonden met verschillende van de toonaangevende bedrijven in de branche, met aankondigingen rond EDA- en IP-standaarden.

De missie van Accellera is om een ​​platformtaal te bieden om het ontwerp en de verificatie en productiviteit van elektronische producten te verbeteren, zei Lu Dai, senior director of engineering bij Qualcomm en Accellera-voorzitter bij de aankondiging van de Portable Test and Stimulus Standard (PSS) 1.0 die was goedgekeurd door de organisatie.

De specificatie - beschikbaar voor gratis download - stelt de gebruiker in staat eenmaal de verificatie-intentie en -gedrag op te geven en deze te gebruiken in meerdere implementaties en platforms.

De nieuwe standaard is onmiddellijk beschikbaar voor downloaden gratis.

Een enkele weergave van stimulus- en testscenario's voor SoC-test- en dekkingsstatistieken voor hardware- en softwareverificatie kan door veel gebruikers op verschillende integratieniveaus en onder verschillende configuraties worden gebruikt om simulatie, emulatie, FPGA-prototyping en post-siliciumimplementaties te genereren.

Dai is van mening dat de norm een ​​"diepgaande impact" op de industrie zal hebben, omdat het de focus verschuift van verificatie op systeemniveau en de productiviteit van ontwerpers verhoogt door in staat te zijn één testspecificatie te gebruiken die draagbaar is op meerdere platforms voor ontwerp en verificatie.

De standaard definieert een domein-specifieke taal en bijbehorende semantisch equivalente C ++-klasseaangiften en creëert een enkele weergave van stimulus- en testscenario's op basis van objectgeoriënteerde programmeertalen, hardware-verificatie talen en gedragsmodelleringstalen. Het resultaat kan door het hele ontwerpteam worden gebruikt, van verificatie-, test- en ontwerpdisciplines en onder verschillende configuraties en selecteer de beste tools van verschillende leveranciers voor verificatievereisten. De standaard gebruikt native constructs voor gegevensstroom, concurrency en synchronisatie, resourcevereisten en toestanden en overgangen.

Bij DAC, Cadans kondigde aan dat het Perspec System Verifier ontwerptool ondersteunt de Portable Test and Stimulus-standaard. Deel van de Verificateur reeks tools, automatiseert het sluitingen van SoC-dekking voor auto's, mobiele apparaten en servers, en er wordt ook beweerd dat het de testproductiviteit met een factor 10 op systeemniveau verbetert.

De Perspec System Verifier biedt een abstracte, op modellen gebaseerde aanpak voor het definiëren van de SoC-use-cases van het PSS-model en maakt gebruik van Unified Modeling Language (UML) -activiteitsdiagrammen om de gegenereerde tests te visualiseren.

De Perspec-systeemverificatietests zijn geoptimaliseerd voor elk hulpmiddel in de verificatiesuite, waaronder Cadence Xcelium Parallel Logic Simulation, het Palladium Z1 Enterprise Emulation Platform en het Protium S1 FPGA-gebaseerde prototype-platform. De tool is ook geïntegreerd met het vManager Metric-Driven Signoff-platform van de onderneming om de nieuwe dekking van de use-case in de PSS te ondersteunen. Het genereert tests die Verification IP (VIP) kunnen gebruiken, zodat de verificatie-inhoud kan worden hergebruikt via de PSS-methode om de SoC-verificatie te versnellen.

Een ander bedrijf dat de PSS ondersteunt is Mentor. Het bedrijf zal de standaard ondersteunen met de aankomende release van de Questa inFact-tool. (Het bedrijf heeft de Questa inFact-technologie in 2014 aan de organisatie geschonken en het is de basis van de standaard, beweert het bedrijf.)

Het is van mening dat de PSS de acceptatie zal vergroten draagbare stimulus in breder, regulier gebruik en IC-engineers helpen efficiënt samen te werken bij het ontwerpen van producten voor nieuwe en opkomende markten, zoals kunstmatige intelligentie (AI), 5G draadloze communicatie en autonoom rijden.

Questa inFact gebruikt technieken voor het leren van machines en datamining om de productiviteit met maximaal een factor 40 te verhogen, zegt Mentor, en in meerdere fasen van IC-ontwikkeling. Ontwerpers kunnen prestatie- en stroomanalyses uitvoeren op IC-niveau, verificatie-engineers kunnen hogere niveaus van dekking bereiken in minder tijd, terwijl validatie-engineers hardware en software volledig kunnen integreren, en testingenieurs hun regressietestomgevingen kunnen analyseren en optimaliseren, verklaarde Mark Olen, productmarketing groepsbeheerder, divisie Mentor IC Verification Solutions.

Het bedrijf heeft de tool verfijnd om aan PSS te voldoen naarmate het zich ontwikkelde en heeft applied classification learning toegevoegd aan de Graph-based Questa inFact-technologie om het richten van nog niet geverifieerde scenario's mogelijk te maken. Dit versnelt de doelstellingen van de vergaderingsdekking op IP-blokniveau en verhoogt de bruikbaarheid van bare metal-testen op IC-niveau. De tool leert van elk volgend scenario tijdens simulatie of emulatie.

De toepassing van datamining-technologie breidt de toepassing van draagbare stimulus verder uit dan verificatie. Het stelt de tool in staat activiteit op transactieniveau te verzamelen en te correleren om de prestatieparameters van het IC-ontwerp te karakteriseren, zoals efficiëntie van de stofroutering en bandbreedte, latentie op systeemniveau, cache-coherentie, arbitrage-efficiëntie, out-of-order uitvoering en opcodeprestaties. Het kan ook regressietestomgevingen analyseren en optimaliseren, om de noodzaak van simulatie- en emulatiecycli te voorkomen.

De tool kan worden gebruikt om UVM-systeemVerilog-testscenario's te genereren voor functionele dekking op IP-blokniveau met de Questa-simulator en vervolgens de testscenario's opnieuw te gebruiken om C / C ++ -tests te genereren voor verkeersgeneratie bij verificatie op IC-niveau met de Veloce-emulator van het bedrijf . Het kan ook worden gebruikt om assemblagecode op systeemniveau te genereren voor instructie-set verificatie en C / C ++ scenario's voor architecturale verkenning met het Vista virtuele prototypesysteem. In combinatie met Mentor's Catapult High-Level Synthesis-toolset kan het eerder C / C ++ -scenario's en RTL-tests na gedragssynthese genereren.